almuhs/vhdl-binary-clock

Binary Clock adapted for Papilio One 500K. Show hours, minutes and seconds using binary system

vhdl-binary-clock's Issues

Inconsistencia en set_time

Puerto de entrada/salida, solo se usa como salida.

Los puertos seconds, minutes y hours son escritos, pero no leídos en ninguna parte.
https://github.com/AlmuHS/VHDL-Binary-Clock/blob/4debb131b74a769d0e377620584bd7c0b89c6022/Reloj.vhd#L46https://github.com/AlmuHS/VHDL-Binary-Clock/blob/4debb131b74a769d0e377620584bd7c0b89c6022/Reloj.vhd#L113

Quizás podrían usarse como entrada en el modo set_hour, para introducir la hora en binario y actualizar las señales cuando se termina de definir la hora.

La hora ajustada no es asignada a la hora del reloj.

Los _set no son asignados a _clk

VHDL-Binary-Clock/Reloj.vhd

Line 113 in 4debb13

if(set_hour = '1') then

Necesario implementar circuito anti rebotes.

Es posible que el circuito oscile incontrolado entre los estados clock y set_time.

Esta linea se ejecuta incontroladamente.

VHDL-Binary-Clock/Reloj.vhd

Line 113 in 4debb13

if(set_hour = '1') then

Needs implement set clock

At moment, the clock runs as a counter, adding seconds, minutes and hours, but isn't possible set the hour (with hours, minutes and seconds) in the clock.

There is a simple try to implement, but it cause problems with ports (VHDL don't allows to assign the same port to two inputs)

To get the binary clock runs as a real clock, It's necessary to implement this functionality.