- Лекция 1. Что такое ПЛИС, начала Верилога
- Лекция 2. Триггеры
- Лекция 3. Построение 8-ми разрядного регистра, АЛУ
- Лекция 4 Поведенческое описание
##Вопросы 0) Что такое ПЛИС.
-
Сходства и отличия ПЛИС FPGA и CPLD
-
Соединение модулей в языке Verilog HDL
-
Описание модуля в языке Verilog HDL
-
Запись чисел
-
Регистры и цепи
-
Триггеры и защелки
-
Тестбенчи и их синтаксис
-
Always - блоки
-
Структура if/else и case
-
Синхронная логика, синхронный и ассинхронный сброс
##Уметь реализовывать:
-
Дешифратор(декодер) используя поведенческо описание
-
Мультиплексор
-
Триггеры
-
Регистры и элементы памяти
-
Сумматоры
-
Счетчики
-
Уметь работать в синхронной логике