(英語が苦手なのでところどころ日本語で説明を書いています。)
fpgasystems/fpga-network-stackの成果を拝借してFPGA回路によるudpプロトコルスタックを作成する。
TCPを除外したのは、再送制御などでメモリ量が必要になるため、実装が煩雑になるためである。
- KCU105 board
- Xilinx Vivado HLS 2018.3 (TODO : Update tool version)
- License of Xilinx 10Gbit Ethenet MAC IP (or Trimode Ethernet MAC IP) (TODO: Implement Trimode Ethernet MAC IP)
- MSYS2 environment on Windows 10 make zip unzip
- Only UDP/IP (TCP/IP is not supported)
- Max packet size: 4096 byte (?)